RTL Verification Engineer (디지털반도체 설계 검증)
페이지 정보
등록자 :
엄경철 이사
등록일 : 22-12-29 10:06
기본정보
RTL Verification Engineer (디지털반도체 설계 검증) | |||
경력직 | 주임~ | ||
무관 | 무관 | ||
서류전형 -> 1차면접 -> 2차면접 | |||
2022-12-29 | 채용시 |
상세정보
본문* 채용 포지션 : RTL Verification Engineer (디지털 반도체 설계 검증 분야 엔지니어)
[학력 사항] 전자/반도체 관련 학과 학사 졸업 이상
[자격 요건] - 경력 3년 ~ 12년 - SoC 디지털 설계 혹은 검증 경험 - 다양한 IP RTL 설계 혹은 검증 경험 - ARM CPU 사용 경험 / CPU Architecture 이해 - AMBA BUS (APB, AHB, AXI, ACE) protocol 경험 - Verilog HDL, System Verilog 사용 경험 - Perl, Python 등의 script 사용 경험 - C, C++ 사용 경험
[우대사항] UVM 검증 관련 경력자 우대 (UVM 검증 경험이 없어도 하만 내부 교육 과정으로 교육 가능)
※ 담당 헤드헌터 : 엄경철 이사 (010-9641-6606, kcum70@gracenpartners.com) |